INFO.PRO

주식 뉴스나 테크 기사를 읽다 보면 하루가 멀다고 등장하는 단어가 있습니다.

“TSMC의 코워스(CoWoS) 캐파 부족으로 엔비디아 칩 공급난”

“삼성, 첨단 패키징 시장에서 TSMC 추격 고삐”

반도체 주식에 투자하는 분들이라면 ‘코워스’라는 단어가 아주 익숙하실 겁니다. 하지만 “그래서 코워스가 대체 무슨 기술인데?”라고 물어보면 명쾌하게 대답할 수 있는 사람은 5%도 되지 않습니다.

대부분의 사람들은 반도체 성능이 오직 ‘3나노’, ‘2나노’ 같은 미세공정(앞면 기술)으로만 결정된다고 생각합니다. 하지만 2026년 현재, 인공지능(AI) 반도체 전쟁의 승패를 가르는 진짜 열쇠는 ‘3차원 패키징(뒷면 기술)’에 있습니다.

컴퓨터 공학의 한계를 깨부수고 TSMC를 세계 최고의 절대 권력으로 만든 핵심 기술, 첨단 미세공정과 CoWoS 패키징의 모든 것을 쉽게 설명드리겠습니다.

1. 전공정의 한계: “나노(nm)만 줄여서는 AI 칩 못 만든다”

반도체를 만드는 과정은 크게 도화지(웨이퍼) 위에 회로를 그리는 전공정(미세공정)과, 다 그려진 칩을 잘라내어 쓸 수 있게 포장하는 후공정(패키징)으로 나뉩니다.

지난 수십 년간 반도체 회사의 성적표는 ‘몇 나노까지 줄였느냐’로 결정되었습니다. 선 폭을 얇게 줄일수록 성능은 올라가고 전력은 적게 들기 때문입니다. TSMC는 이 나노 전쟁에서 압도적인 기술력을 보여주었습니다.

💡 3나노 FinFET에서 2나노 GAA(Gate-All-Around)로의 진화

3나노 이하의 미세 세계로 들어가면, 전류가 흐르는 통로가 너무 좁아져 전류가 지시를 따르지 않고 밖으로 새어 나가는 ‘누설 전류’ 현상이 발생합니다. 전력은 낭비되고 칩은 뜨거워져 타버릴 수 있죠.

*누설 전류 “전기가 흘러야 할 정상적인 길을 벗어나, 틈새나 절연체(벽)를 뚫고 밖으로 새어 나오는 전류“

• 기존 (FinFET 구조): 전류가 흐르는 통로를 3면에서 감싸는 방식이었습니다. 3나노까지는 이 방식을 극한으로 개량해 썼습니다.
• 현재 (GAA 구조): 2026년 양산 예정인 2나노(N2) 공정부터는 전류 통로의 4면을 모두 감싸는 GAA(Gate-All-Around) 기술을 전면 도입했습니다. 수도꼭지를 완벽히 잠그듯 전류 누출을 막아, 성능은 15% 높이고 전력은 30% 절감하는 데 성공했습니다.

⚠️ 하지만 부딪힌 물리적 한계 : ‘레티클 한계(Reticle Limit)’

문제는 아무리 나노를 줄여도 AI가 요구하는 괴물 같은 연산 속도를 칩 ‘한 개’로는 도저히 감당할 수 없다는 점입니다. 그렇다고 칩의 크기를 무작정 크게 만들 수도 없습니다. 빛을 쏘아 회로를 그리는 장비가 한 번에 찍어낼 수 있는 면적의 한계(레티클 한계)가 존재하기 때문입니다.

나노를 줄이는 것만으로는 한계에 봉착한 순간, TSMC는 발상의 전환을 합니다.

“하나의 큰 칩을 못 만든다면, 최고급 칩 여러 개를 아주 바짝 붙여서 하나의 칩처럼 움직이게 만들면 되잖아?” 이 아이디어를 현실로 만든 것이 바로 CoWoS입니다.

2. 후공정의 반란: TSMC의 독점 기술 CoWoS란?

CoWoS는 Chip-on-Wafer-on-Substrate의 약자입니다. 발음 그대로 ‘코워스’라고 부릅니다.

*Wafer (실리콘 웨이퍼) 컴퓨터나 스마트폰에 들어가는 반도체 칩을 만들기 위한 ‘기본 바탕이 되는 얇고 둥근 판’을 뜻함

*Substrate 공학이나 과학 분야에서 “어떤 것의 바닥에 깔리는 ‘기반’, ‘기판’, 또는 ‘바탕이 되는 물질’”을 뜻함

어려운 영어 대신 가장 직관적인 비유로 설명해 드릴게요. 옛날에는 성능을 높이기 위해 넓은 땅에 커다란 단층집(대형 단일 칩)을 지으려고 했습니다. 하지만 CoWoS는 각기 다른 최고급 부품(레고 블록)들을 초정밀 고속도로로 연결해 하나의 초고층 아파트 세트로 묶어버리는 건축 기술입니다.

구체적으로는 다음과 같은 단계로 결합합니다.

1. Chip-on-Wafer (Co): 엔비디아가 설계한 두 개의 거대한 메인 연산 칩(GPU)과, SK하이닉스나 삼성전자가 만든 초고속 메모리(HBM3E)를 ‘실리콘 인터포저’라는 아주 얇고 정밀한 판 위에 아파트처럼 다닥다닥 얹습니다.
2. on-Substrate (wS): 이 결합체를 다시 메인 인쇄회로기판(Substrate) 위에 최종적으로 부착합니다.

*실리콘 인터포저(Silicon Interposer) 반도체 패키징 공정에서 사용되는 ‘중간 연결용 미세 판(기판)’의 이름

🚀 왜 엔비디아 블랙웰(Blackwell)은 CoWoS 없이 태어날 수 없을까?

엔비디아의 최신 AI 칩인 ‘블랙웰’ 시리즈는 사실 하나의 칩이 아니라 두 개의 거대한 GPU가 합쳐진 형태입니다.

두 칩 사이의 거리가 멀면 데이터를 주고받는 데 시간이 걸려 병목현상이 생기고 컴퓨터가 버벅거립니다. 하지만 TSMC는 CoWoS-L이라는 기술을 사용해, 머리카락 수십 분의 일 굵기의 초미세 실리콘 ‘다리(Bridge)’로 두 칩을 연결했습니다.

그 결과, 두 개의 칩이 마치 원래 하나의 몸이었던 것처럼 완벽하게 동기화되어 빛의 속도로 데이터를 주고받게 됩니다. AI 연산 속도가 수십 배 빨라지는 마법의 비결이 바로 여기에 있습니다.

3. 삼성과 인텔도 기술이 있는데, 왜 하필 TSMC일까?

냉정하게 말해 ‘여러 칩을 이어 붙이는 개념’ 자체는 삼성전자(I-Cube)나 인텔(EMIB)도 가지고 있습니다. 그럼에도 전 세계 빅테크들이 오직 TSMC의 CoWoS 공장 앞에만 줄을 서는 이유는 무엇일까요?

① 14년 동안 쌓아온 압도적인 ‘수율(Yield)’의 숙련도

TSMC는 이 기술을 무려 2012년부터 개발하고 상용화해 왔습니다.

반도체 조각들을 이어 붙일 때, 조금만 온도가 맞지 않아도 칩이 휘어지거나(Warpage), 미세한 연결 부위가 끊어지는 불량이 발생합니다. 수천억 원짜리 칩을 이어 붙이다가 하나라도 삐끗하면 전체를 폐기해야 합니다. 불량 없이 완벽하게 대량으로 찍어내는 ‘양산 수율’ 측면에서 TSMC는 타사가 넘볼 수 없는 노하우를 가졌습니다.

② “들어올 땐 마음대로지만 나갈 순 없다” 록인(Lock-in) 생태계

TSMC는 설계부터 후공정까지 한 번에 끝내는 3DFabric 생태계를 구축했습니다.

고객사들은 애초에 칩을 설계할 때부터 TSMC의 CoWoS 규격과 시스템에 맞춰 설계도를 그립니다. 만약 이 물량을 삼성이나 인텔로 옮기려면 설계도를 처음부터 다시 그려야 합니다. 빅테크 기업들 입장에서는 엄청난 비용과 시간 낭비이기 때문에, 한 번 TSMC의 CoWoS를 맛보면 다른 곳으로 옮겨가기가 불가능에 가깝습니다.

4. 2026년 현재 현황: 전 세계 AI 시장의 병목은 ‘여기’서 걸린다

2026년 6월 현재, 전 세계 반도체 공급망의 최대 아킬레스건은 ‘나노 공정’이 아니라 바로 ‘TSMC의 CoWoS 공장 캐파(생산 능력)’입니다.

실제 시장 조사 기관들의 데이터에 따르면, TSMC의 첨단 패키징 전용 공장인 AP3, AP5, 그리고 신설된 AP6 등은 2027년까지 빈자리 없이 주문이 전량 매진(Sold Out)된 상태입니다. 주문 후 장비를 인도받기까지 걸리는 리드타임(Lead Time)만 무려 52주에서 78주에 달합니다.

주요 자산 및 공정	2026년 현재 할당 및 점유율 현황	주요 특징
TSMC CoWoS 전체 캐파	엔비디아(NVIDIA)가 약 60~70% 독점 선점	Broadcom(15%), AMD(11%)가 남은 물량 쟁탈전
첨단 패키징 거점 기지	대만 자이(AP7) 및 타이난(AP8) 허브 구축	시장 수요 폭발로 SoIC 라인까지 CoWoS로 긴급 전환 중
월간 생산 능력 (Capacities)	2026년 말 기준 월 12만~13만 장 돌파 예정	2023년 대비 생산 능력을 10배 가까이 초고속 증설 중

TSMC의 CEO 웨이저자 역시 주주총회 공식 석상에서 *”AI 칩 공급 부족은 향후 몇 년간 지속될 것이며, 우리가 글로벌 공급망의 병목이 되지 않기 위해 대만 전역에 패키징 공장을 미친 듯이 증설하고 있다”*고 밝혔습니다. 실제로 최근 TSMC는 자이(AP7) 공장의 용도를 변경하고 타이난(AP8) 공장에 새로운 생산 라인을 추가하는 등 전사적인 구조조정을 단행하고 있습니다.

과거의 반도체 투자가 “누가 더 회로를 얇게 그리는가(나노 경쟁)”의 싸움이었다면, 2026년 현재와 미래의 투자는 “누가 더 복잡한 칩들을 불량 없이 완벽하게 이어 붙이는가(첨단 패키징)”의 싸움입니다.

엔비디아가 가격 인상을 군말 없이 수용하며 TSMC에 매달리는 진짜 이유는, 그 화려한 AI 설계도를 현실의 ‘괴물 그래픽카드’로 조립해 낼 수 있는 열쇠를 오직 TSMC의 CoWoS 공장만이 쥐고 있기 때문입니다. 반도체 주식의 밸류체인을 공부할 때, 이제 미세공정을 넘어 ‘첨단 패키징’의 흐름을 반드시 추적해야 하는 이유입니다.

현재의 tsmc를 뛰어넘을 뉴페이스가 등장할까요? 제가 생각하기엔 이대로라면 현재로선 그리고 향후 5-10년간은 경쟁자가 없을만큼 tsmc가 너무 매력적인데 말이죠. 하지만 지켜보는 입장으로서 경쟁이 있어야 재밌지 않습니까. 새로운 경쟁자가 나타났으면 좋겠군요.

※ 면책조항 (Disclaimer) 본 포스팅은 공시 자료와 시장 지표를 바탕으로 작성된 개인적인 분석 리뷰이며, 특정 종목이나 자산에 대한 매수·매도 추천이 아닙니다. 글에 포함된 정보의 정확성이나 안전성을 보장하지 않으며, 모든 투자에 대한 최종 판단과 책임은 전적으로 투자자 본인에게 있습니다.